PE Cres Patent

Customer No. 31561 Application No.: 10/709,925

Docket No. 11238-US-PA

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of

Applicant

: Kung et al.

Application No.

: 10/709,925

Filed

: Jun 07, 2004

For

: MULTI-CHIP PACKAGE

Examiner

Art Unit

: 2811

ASSISTANT COMISSIONER FOR PATENTS

Arlington, VA22202

Dear Sirs:

Transmitted herewith is a certified copy of Taiwan Application No.: 92120188, filed on: 2003/7/24.

A return prepaid postcard is also included herewith.

Respectfully Submitted,

JIANQ CHYUN Intellectual Property Office

Dated: My. 11,0004

By:

Belinda Lee

Registration No.: 46,863

Please send future correspondence to:


7F.-1, No. 100, Roosevelt Rd.,


Sec. 2, Taipei 100, Taiwan, R.O.C.

Tel: 886-2-2369 2800

Fax: 886-2-2369 7233 / 886-2-2369 7234

E-MAIL: BELINDA@JCIPGroup.com.tw; USA@JCIPGroup.com.tw





中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE
MINISTRY OF ECONOMIC AFFAIRS
REPUBLIC OF CHINA

茲證明所附文件,係本局存檔中原申請案的副本,正確無訛,其申請資料如下:

This is to certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereunded

申 請 日: 西元 2003 年 07 月 24 日

Application Date

申 請 案 號:/092120188

Application No.

申 請 人: 威盛電子股份有限公司

Applicant(s)

局、長

Director General



發文日期: 西元 2004 年 8 月2

Issue Date

CERTIFIED COPY OF 發文字號: 09320779060


PRIORITY DOCUMENT Serial No.

र जिल्ला जिल्ला





IPC分類 申請日期: >0031 申請案號: (以上各欄由本局填註) 發明專利說明書 多晶片封裝結構 中文 MULTI-CHIP PACKAGE 發明名稱 英 文 1. 宮振越 名 姓 (中文) 姓 名 1. Moriss Kung (英文) 發明人 國籍 1. 中華民國 TW (中英文) (共2人) 1. 台北縣新店市中正路533號8樓 住居所 文 1.8F, No. 533, Chung-Cheng Rd., Hsin-Tien City, Taipei Hsien, 住居所 Taiwan, R.O.C. (英 文 名稱或 1. 威盛電子股份有限公司 姓 (中文) 1. VIA Technologies, Inc. 名稱或 姓 (英文) 國籍 中英文) 1. 中華民國 TW (本地址與前向貴局申請者相同) 申請人 一括所 (營業所) 中 住居所 1. 台北縣新店市中正路533號8樓 (共1人) 1.8F, No. 533, Chung-Cheng Rd., Hsin-Tien City, Taipei Hsien, 住居所 營業所) 英 文) Taiwan, R.O.C. 1. 王雪紅 代表人 (中文) 1. Hsiueh-Hong WANG 代表人 (英文)



申請日期:	•	IPC分類
申請案號:		
(以上各欄)	由本局填言	發明專利說明書
	中文	
發明名稱	英 文	
	姓 名(中文)	2. 何昆耀
	姓 名 (英文)	2. Kwun-Yao Ho
發明人 (共2人)		2. 中華民國 TW
	住居所(中文)	
	住居所(英文)	2.8F, No. 533, Chung-Cheng Rd., Hsin-Tien City, Taipei Hsien, Taiwan, R.O.C.
	名稱或 姓 名 (中文)	
	名稱或 姓 名 (英文)	
三、	國籍(中英文)	
申請人(共1人)	住居所(營業所)	
	住居所(營業所)	
	代表人(中文)	
	代表人(英文)	
11238twf_p	td	

四、中文發明摘要 (發明名稱:多晶片封裝結構)

伍、(一)、本案代表圖為:第___2 圖

(二)、本案代表圖之元件代表符號簡單說明:

200:多晶片封裝結構

210: 晶片 212: 接墊


214:接墊 216:主動表面

220: 晶片 222: 接墊

六、英文發明摘要 (發明名稱: MULTI-CHIP PACKAGE)

A multi-chip package includes a first chip, a second chip, multiple bumps and multiple contact protrusions. The first chip has an active surface on which the second chip is mounted by the bumps. The second chip has a height, defined as hl, perpendicular to the active surface of the first chip. The bumps are positioned between the active surface of the first chip and the second chip.





四、中文發明摘要(發明名稱:多晶片封裝結構)

h3:接點之高度

224: 主動表面 230: 基板

232:接墊 234:接墊

236 : 上表面 238 下表面

240: 凸塊 250: 接點

252: 凸塊 254: 凸塊


260: 絕緣材料 270: 銲球

280: 銲料 282: 銲料

h1:晶片之高度 h2:凸塊之高度

六、英文發明摘要 (發明名稱:MULTI-CHIP PACKAGE)

One of the bumps has a height, defined as h2, perpendicular to the active surface of the first chip. The contact protrusions project from the active surface of the first chip and has a height, defined as h3, perpendicular to the active surface of the first chip, wherein h3 \geq h1 + h2.



一、本案已向			· • • · · · · · · · · · · · · · · · ·		
國家(地區)申請專利					
		-			
••••••••••	• • • • • • • • • • • • • • • • • • • •	無	· · · · · ·	,	• • •
二、□主張專利法第二十	五條之一第一項係	憂先權:			
申請案號:		無			
日期:					
三、主張本案係符合專利	法第二十條第一項	頁□第一款但書:	或□第二款但	書規定之期間	
日期:					
四、□有關微生物已寄存	於國外:				
寄存國家: 寄存機構:		無			•
寄存日期: 寄存號碼:					
□有關微生物已寄存	於國內(本局所指	定之寄存機構)	•		
寄存機構:		無			
寄存日期: 寄存號碼:					
□熟習該項技術者易	於獲得,不須寄存	•			
	H1				
	•				

الرواب المراب العليم المعامليسية ترماد معاول الوقيق المتقابية والمتابية المتابية المتابية المتاب المتابية المتا

五、發明說明 (1)


【發明所屬之技術領域】


本發明是有關於一種多晶片封裝結構,且特別是有關於一種利用基板承載多個覆晶堆疊晶片之封裝結構(Flip-Chip stacked die package),可以改善基板之電性效能及縮減多晶片封裝結構的面積。

【先前技術】

就半導體封裝而言,為達到上述輕、薄、短、小的設計理念,許多廠商便開發出許多符合此理念之晶片封裝結構,比如是多晶片模組(MCM)、晶片尺寸構裝(CSP)及堆疊型多晶片封裝結構等。接下來,將介紹一種習知堆疊型多晶片封裝結構,如第1圖所示。

請參照第1圖,多晶片封裝結構100包括晶片110、120、基板130、凸塊140、142、絕緣材料150及銲球160。晶片110具有多個接墊112、116,位在晶片110之主動表面





五、發明說明 (2)

114上,晶片120亦具有具有多個接墊122,位在晶片120之主動表面124上,其中晶片110、120間係透過凸塊140相互接合,凸塊140的另一端係與晶片110之接墊112接合,凸塊140的另一端係與晶片120之接墊124接合,而晶片110之主動表面114係面向晶片120之主動表面124。基板130具有一開口132,係貫穿基板130,且基板130之開口132可以容納晶片120,而基板130具有多個接墊134、135,分別為在基板130之上表面136上及下表面137上,接墊134係位在開口132的周圍,其中晶片110與基板130之間係透過凸塊142相互接合,凸塊142的另一端係與晶片110之接墊116接合,凸塊142的另一端係與基板130之接墊116接合,而與球160係位在基板130之接墊135上。絕緣材料150係位在基板130之開口132中,且還包覆凸塊140及晶片120。

在上述的多晶片封装結構100中,由於基板130必須製作開口132,藉以容納晶片120,因此在基板130繞線的過程中,必須繞過基板130之開口132,如此會增加訊號傳輸路徑的長度,導致基板130之電性品質會降低,且製作上較為困難,會增加基板130之製作成本,同時,基板130的外圍邊長尺寸會增加,因此就多晶片封裝結構100之整體外觀而言,會受到基板130之外圍邊長尺寸的限制,而無法製作出小面積的多晶片封裝結構100。

【發明內容】

有鑑於此,本發明之目的之一是提供一種多晶片封裝





五、發明說明(3)

結構,可以改善基板的電性效能。


本發明之目的之二是提供一種多晶片封裝結構,可以降低基板之製作成本。


本發明之目的之三是提供一種多晶片封裝結構,可以縮減多晶片封裝結構的面積。

綜上所述,由於第二晶片係位在第一晶片與基板之間,因此基板具有完整之內部繞線空間,如此會減少訊號傳輸路徑的長度,可以提高基板之電性品質,且製作上較為簡單,會降低基板之製作成本,同時,基板的外圍邊長尺寸會縮減,因此可以製作出小面積的多晶片封裝結構。

為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂,下文特舉一較佳實施例,並配合所附圖式,作詳細說明如下:

【實施方式】






五、發明說明 (4)

第一較佳實施例

請參照第2圖及第3圖,其中第2圖繪示依照本發明第一較佳實施例之多晶片封裝結構的剖面示意圖,第3圖繪示依照本發明第一較佳實施例之多晶片封裝結構的上視示意圖。多晶片封裝結構200包括晶片210、220、基板230、凸塊240、接點250、絕緣材料260及銲球270。晶片210具有多個接墊212、214,位在晶片210之主動表面216上,晶片220亦具有具有多個接墊222,位在晶片220之主動表面224上,其中晶片210、220間係透過凸塊240(在第3圖中係以代號1表示)相互電性連接。

就製程而言,本實施例之凸塊240比如是先利用一打 線機台(未繪示)以打壓的方式形成錐形凸塊(stud bump) 在晶片220之接墊222上,然後形成比如是絕緣材料之一底 膠膜260於晶片220之主動表面224上並暴露出該凸塊240之 頂面,以完成一可直接單獨進行電性測試的封裝模組 229。該封裝模組229比如為晶片尺寸構裝(Chip-Scaled Package, CSP)的型態,本實施例之封裝模組229即係由晶 片220及凸塊240及底膠膜260所構成。在確定封裝模組229 再將封裝模組229裝配到晶片210上 刷的方式,形成銲料280在晶片210之接墊 再移動封裝模組229,使凸塊240置放於銲料 ,接下來藉 280上並對準晶片210之接墊212的位置 由 銲 料280 接 合 在 晶 使得凸塊240可以藉 墊212上,如此晶片220便可以透過凸塊240及銲





五、發明說明 (5)


料280 電性連接於晶片210。


然而凸塊240與接墊212間的接合方式並不限於此,亦可以在經由電性測試確定封裝模組229係為良好的狀態之後,還進行加熱並輔以超音波加工(thermal-sonic bonding),使得凸塊240可以直接接合在晶片210之接墊212上。而底膠膜260可利用加熱固化(curing)方式使其充填於晶片220及晶片210之間。

基板230具有多個接墊232、234,分別為在基板230之上表面236上及下表面238上,其中晶片210與基板230之間係透過接點250(在第3圖中係以代號2表示)相互電性連接,每一接點250比如是由兩個凸塊252、254堆疊而成。

就製程而言,本實施例之堆疊凸塊252、254比如是利用打線機台以打壓的方式先形成錐形凸塊252於晶片210之接墊214上,然後再一次利用打線機台以打壓的方式形成錐形凸塊254於凸塊252上。接著,形成比如是絕緣材料之一底膠膜261於晶片210之主動表面216上,並暴露出接點250之頂面,並且該底膠膜261具有一開口263可容置封裝模組229,如此便製作完成一可直接單獨進行電性測試的封裝模組219。

本實施例中該封裝模組219比如是由封裝模組229、晶片210、接點250及底膠膜261所構成。在確定封裝模組229係為良好的之後,再將封裝模組219裝配到基板230上,可以利用網板印刷的方式,形成銲料282在基板230之接墊232上,接著再移動封裝模組219,使接點250置放於銲料





五、發明說明 (6)

282上並對準基板230之接墊232的位置,接下來藉由迴銲 (reflow)的步驟,使得接點250可以藉由銲料282接合在基板230之接墊232上。然而接點250與接墊232間的接合方式並不限於此,亦可以在經由電性測試確定封裝模組219係為良好的狀態之後,還進行加熱並輔以超音波加工,使得接點250可以直接接合在基板230之接墊232上。而底膠膜261可利用加熱固化(curing)方式使其充填於晶片210及基板230之間。

請參照第2圖及第3圖,晶片220係位在晶片210與基板230之間,且晶片220係位在晶片210之主動表面216以內的區域。底膠膜260、261係位在晶片210之主動表面216上,並包覆凸塊240及接點250。而銲球270係位在基板230之接墊234上。

請參照第2圖,定義晶片220垂直於晶片210之主動表面216的高度係為h1,凸塊240垂直於晶片210之主動表面216的高度係為h2,接點250垂直於晶片210之主動表面216的高度係為h3,其中h3 \geq h1 + h2。另外,在垂直於晶片210之主動表面216的方向上,若是定義基板230與晶片210之主動表面216之間的距離係為d,則d \geq h1 + h2。

在本實施例中,晶片220係位在晶片210與基板230之間,故相較於習知技術,本發明之基板230並不具有開口,而保留有完整之內部繞線空間,如此會減少訊號傳輸路徑的長度,提高基板230之電性品質,且製作上較為簡單,會降低基板230之製作成本,同時,基板230的外圍邊






五、發明說明 (7)


長尺寸會縮減,因此可以製作出小面積的多晶片封裝結構200。另外,在本實施例中,封裝模組229在接合到晶片210之前及封裝模組219在接合到基板230之前,均會進行電性測試封裝模組229、219的步驟,藉以檢測出不良之封裝模組229、219,如此可以確保裝配到晶片210上之封裝模組229及裝配到基板230上之封裝模組219均為良好的狀態。

在本實施例中,接點比如是由兩個凸塊堆疊而成,然而本發明的應用並不限於此,接點亦可以是由一個較高的凸塊所構成;當然,接點亦可以是由三個、四個或是其他數目個之凸塊堆疊而成。

第二較佳實施例

第4圖繪示依照本發明第二較佳實施例之多晶片封裝結構的上視示意圖。本實施例之多晶片封裝結構係延伸自第一較佳實施例之多晶片封裝結構,其中晶片320係位在晶片310與基板330之間,晶片310係透過凸塊340(在第4圖中係以代號1表示)與晶片320電性連接,而晶片310係透過接點350(在第4圖中係以代號2表示)與基板330電性連接,其中接點350的高度係大於晶片320加上凸塊340的高度,故相較於習知技術,基板330並不具有開口,而保留有完整之內部繞線空間。晶片310、320係為長方形的樣式,晶片310的延伸方向係垂直於晶片320的延伸方向,而晶片320係延伸到晶片310之主動表面以外的區域。





第三較佳實施例

請參照第5 圖及第6 圖,其中第5 圖繪示依照本發明第三較佳實施例之多晶片封裝結構的剖面示意圖,第6 圖繪示依照本發明第三較佳實施例之多晶片封裝結構的上視示意圖。本實施例之多晶片封裝結構係延伸自第一較佳實施例之多晶片封裝結構,其中二晶片420、430係配置在晶片410之主動表面412上,晶片420透過凸塊440(在第6 圖中係以代號1表示)與晶片410電性連接,晶片430透過凸塊450(在第6 圖中係以代號2表示)與晶片410電性連接,而晶片410透過接點460(在第6 圖中係以代號3表示)與基板470電性連接,其中每一接點460係由兩個凸塊462、464堆疊而成,而凸塊462、464比如是利用打線機台以打壓的方式製作而成。

值得注意的是,就製程而言,在分別形成凸塊440、450於晶片420、430上之後,便形成一般所熟知的晶片尺寸構裝(CSP)型態之封裝模組429、439,在封裝模組429、439接合到晶片410之前,還要對每一封裝模組429、439進行電性測試,確保每一封裝模組429、439係為良好的狀態。此外,在封裝模組429、439接合到晶片410上及接點460形成到晶片410上之後,還要進行電性測試的步驟,藉以確定由封裝模組429、439、晶片410及接點460所構成之封裝模組419係為良好的狀態,之後才將封裝模組419接合到基板470上。藉由前述之電性測試封裝模組419、429、





五、發明說明 (9)

439的步驟,可以大幅提升多晶片封裝結構400之良率。


定義晶片420 垂直於晶片410 之主動表面412的高度係為h1,凸塊440 垂直於晶片410 之主動表面412的高度係為h2,接點460 垂直於晶片410 之主動表面412的高度係為h3,晶片430 垂直於晶片410 之主動表面412的高度係為h4,凸塊450 垂直於晶片410 之主動表面412的高度係為h5,其中h3 \geq h1 + h2,h3 \geq h4 + h5。另外,在垂直於晶片210 之主動表面216 的方向上,若是定義基板230 舆晶片210 之主動表面216 之間的距離係為d,則d \geq h1 + h2,d \geq h4 + h5。在本實施例中,晶片420、430 係位在晶片410 與基板470 之間,相較於習知技術,基板470 並不具有開口,故可以保留有完整之內部繞線空間。

在本實施例中,晶片410與基板470之間係配置有二封裝模組429、439,然而在實際的應用上,亦可以配置更多的封裝模組於晶片410與基板470之間。

第四較佳實施例

在前述的較佳實施例中,接點係由二凸塊堆疊而成,然而本發明的應用並不限於此。請參照第7圖,其繪示依照本發明第四較佳實施例之多晶片封裝結構的剖面示意圖。本實施例係雷同於第一較佳實施例,相同的部份在此便不再贅述,而不同處係在於接點的形式,在本實施例中,接點550亦可以比如是金屬柱的形式,其製作方法比如是利用多層印刷的方式製作而成。





五、發明說明 (10)

定義晶片520 垂直於晶片510 之主動表面516 的高度係為h1,凸塊540 垂直於晶片510 之主動表面516 的高度係為h2,接點550 垂直於晶片510 之主動表面516 的高度係為h3,其中h3 $\geq h1$ + h2。另外,在垂直於晶片510 之主動表面516 的方向上,若是定義基板530 與晶片510 之主動表面516 之間的距離係為d,則d $\geq h1$ + h2。

第五較佳實施例

在前述的較佳實施例中,接合在晶片210、410上之封 裝模組229、429、439均為晶片尺寸構裝的類型,然而本 發明的應用並不限於此。請參照第8圖,其繪示依照本發 明第五較佳實施例之多晶片封裝結構的剖面示意圖。本 實施例中接合在晶片610上之封裝模組620係可為多晶片封 裝模組(Multi-chip Module; MCM)或為一系統化封裝 (System in a Package; SIP) 結構。第8圖中封裝模組620 例如具有一模組基板622、二晶片630、632、一封装材料 640及多個凸塊650,模組基板622具有一第一表面624及一 第二表面626,晶片630、632係位在第一表面624上,凸塊 650係位在第二表面626上。晶片630例如係以覆晶的方式 並透過多個模組凸塊631與模組基板622接合,填充材料 633會填入於晶片630與模組基板622之間,並包覆模組凸 塊631。晶片632例如係藉由打線的方式形成多條導線634 與模組基板622電性連接,封裝材料640係包覆晶片630、 632及導線634,而封裝模組620係透過凸塊650接合於晶片





五、發明說明 (11)

610 上。


就製程而言,在封裝模組620與晶片610接合之前,會先電性測試封裝模組620,藉以確定在接下來的步驟中,所使用的封裝模組620係為良好的。之後便可以將封裝模組620接合到晶片610上,然後再電性測試由封裝模組620、晶片610及接點660所構成之封裝模組619,藉以確定封裝模組619係為良好的狀態,之後便可以將封裝模組619接合到基板670上。其中底膠膜680係形成於晶片610與模組基板622之間,並包覆凸塊650;而底膠膜681係形成於晶片610與基板670之間,並包覆接點660。

在本實施例中,封裝模組620係與基板670接觸,如此封裝模組620所產生的熱量可以經由基板670而傳導出去,故能夠大幅提高封裝模組620之散熱效率。然而本發明的應用並不限於此,封裝模組620亦可以是未接觸於基板670,並且封裝模組亦可為複數個。

在本實施例中,接點660係為金屬柱的形式,然而接點的形式並不限於此,亦可以是如第一較佳實施例中的接點形式,亦即接點660亦可以是利用打線機台以打壓的方式先形成多個凸塊於晶片610之接墊612上而成。

定義封裝模組620 垂直於晶片610 之主動表面616 的整體高度係為h1,而在垂直於晶片610 之主動表面616 的方向上,定義基板670 與晶片610 之主動表面616 之間的距離係為d,則d \geq h1。





五、發明說明 (12)

結論

綜上所述,本發明至少具有下列優點:

- 1. 本發明之多晶片封裝結構,由於基板具有完整之內部繞線空間,如此會減少訊號傳輸路徑的長度,可以提高基板之電性品質。
- 2. 本發明之多晶片封裝結構,由於基板並不需要製作用於容納晶片之開口,因此基板在製作上較為簡單,會降低基板之製作成本。
- 3. 本發明之多晶片封裝結構,由於基板並不需要製作用於容納晶片之開口,且基板具有完整之內部繞線空間,而可以高積集度地配置線路,故基板的外圍邊長尺寸會縮減,而能夠製作出小面積的多晶片封裝結構。
- 4. 本發明之多晶片封裝結構,由於封裝模組在接合於其他構件之前,均會進行電性測試的步驟,因此可以大幅提高多晶片封裝結構之良率。

雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。





圖式簡單說明

第1圖繪示習知多晶片封裝結構之剖面示意圖。

第2圖繪示依照本發明第一較佳實施例之多晶片封裝結構的剖面示意圖。

第3圖繪示依照本發明第一較佳實施例之多晶片封裝結構的上視示意圖。

第4圖繪示依照本發明第二較佳實施例之多晶片封裝結構的上視示意圖。

第5圖繪示依照本發明第三較佳實施例之多晶片封裝結構的剖面示意圖。

第6圖繪示依照本發明第三較佳實施例之多晶片封裝結構的上視示意圖。

第7圖繪示依照本發明第四較佳實施例之多晶片封裝結構的剖面示意圖。

第8圖繪示依照本發明第五較佳實施例之多晶片封裝結構的剖面示意圖。

【圖示之標號說明】

100:多晶片封裝結構

110: 晶片 112: 接墊

114: 主動表面 116: 接墊

120: 晶片 122: 接墊

124: 主動表面 130: 基板

132: 開口 134:接墊

135:接墊 136:上表面



圖式簡單說明

137	•	上:	表	曲	1	4 U	•	凸	塊		
1 4 2	•	凸	塊		1	5 0	•	絕	緣	材	料

144	•	276	100	"C "%C 1"
		♦ _		

160: 銲球

200:多晶片封裝結	200	7 品 片 3	过 笼 結 稱
------------	-----	---------	---------

	2 1 0	•	日日日	片		2 1 2	•	接墊
--	-------	---	-----	---	--	-------	---	----


350:接點

400:多晶片封裝結構

410: 晶片	412:	主 動	表	面
---------	------	-----	---	---

419	•	封	裝	模	組	420	•	田田	片
429	•	封	裝	模	組	4 3 0	•	日日日	片





圖式簡單說明

 450: 凸塊
 460:接點

 462: 凸塊
 464: 凸塊

470: 基板

510: 晶片 516: 主動表面

520: 晶片 530: 基板

532:接墊 540:凸塊

550:接點 582: 銲料

610: 晶片 612: 接墊

616: 主動表面 619: 封裝模組

620: 封裝模組 622: 模組基板

624: 第一表面 626: 第二表面

630: 晶片 631: 模組凸塊

632: 晶片 633: 填充材料

634: 導線 640: 封裝材料

650: 凸塊 660:接點

670: 基板 680: 底膠膜


681: 底膠膜

d:晶片與基板之間的距離

h1:晶片之高度 h2:凸塊之高度

h3:接點之高度 h4:晶片之高度

h5: 凸塊之高度




- 1. 一種多晶片封裝模組,至少包括:
- 一第一晶片,具有一主動表面;
- 一第二晶片,以覆晶方式配置在該第一晶片之該主動表面上,在垂直於該主動表面的方向上,該第二晶片的高度係為h1;

複數個第一凸塊,係位在該第一晶片之該主動表面與該第二晶片之間,在垂直於該主動表面的方向上,該些第一凸塊的高度係為h2;以及

複數個接點,係凸出於該第一晶片之該主動表面,而該些接點垂直於該主動表面的高度係為h3,其中 $h3 \ge h1$

- 2. 如申請專利範圍第1項所述之多晶片封裝模組,其中每一該些接點係由複數個第二凸塊堆疊而成。
- 3. 如申請專利範圍第1項所述之多晶片封裝模組,其中每一該些接點係為金屬柱的形式。
- 4. 如申請專利範圍第1項所述之多晶片封裝模組,還包括一絕緣材料,位在該第一晶片之該主動表面上,並包覆該些第一凸塊及該些接點。
- 5. 如申請專利範圍第1項所述之多晶片封裝模組,其中該第二晶片之部分區域係延伸到該第一晶片之該主動表面以外的區域。
- 6. 如申請專利範圍第1項所述之多晶片封裝模組,還包括一第三晶片及複數個第三凸塊,該第三晶片係以覆晶方式配置在該第一晶片之該主動表面上,該些第三凸塊係



位在該第一晶片之該主動表面與該第三晶片之間,在垂直於該主動表面的方向上,該第三晶片的高度係為h4,該些第三凸塊的高度係為h5,其中h3 ≥ h4 + h5。

- 7. 一種多晶片封裝結構,至少包括:
 - 一基板;


複數個接點;

一第一晶片,具有一主動表面,該第一晶片之該主動表面係朝向該基板,該些接點係位在該第一晶片與該基板之間,藉以接合該第一晶片及該基板,在垂直於該主動表面的方向上,該基板與該主動表面之間的距離係為d;

一第二晶片,配置在該第一晶片與該基板之間,而該第二晶片垂直於該主動表面的高度係為h1;以及

複數個第一凸塊,係位在該第一晶片之該主動表面與該第二晶片之間,藉以接合該第一晶片及該第二晶片,而該些第一凸塊垂直於該主動表面的高度係為h2,其中d ≥ h1 + h2。

- 8. 如申請專利範圍第7項所述之多晶片封裝結構,其中每一該些接點係由複數個第二凸塊堆疊而成。
- 9. 如申請專利範圍第7項所述之多晶片封裝結構,其中每一該些接點係為金屬柱的形式。
- 10. 如申請專利範圍第7項所述之多晶片封裝結構,還包括一絕緣材料,位在該第一晶片之該主動表面上,並包覆該些第一凸塊及該些接點。
 - 11. 如申請專利範圍第7項所述之多晶片封裝結構,其




中該第二晶片之部分區域係延伸到該第一晶片之該主動表面以外的區域。

- 12.如申請專利範圍第7項所述之多晶片封裝結構,其中該些接點垂直於該主動表面的高度係為h3,而h3 ≧ h1+ h2。
- 13.如申請專利範圍第7項所述之多晶片封裝結構,還包括一第三晶片及複數個第三凸塊,該第三晶片係配置在該第一晶片與該基板之間,該些第三凸塊係位在該第一晶片與該第三晶片之間,藉以利用覆晶的方式接合該第一晶片及該第三晶片,於垂直於該主動表面方向上,該第三晶片的高度係為h4,該些第三凸塊的高度係為h5,其中d ≥ h4 + h5。
- 14. 如申請專利範圍第13項所述之多晶片封裝結構,其中該些接點垂直於該主動表面的高度係為<math>h3,而 $h3 \ge h4 + h5$ 。
 - 15. 一種多晶片封裝結構,至少包括:
 - 一基板;

複數個接點;


一第一晶片,具有一主動表面,該第一晶片之該主動表面係朝向該基板,該些接點係位在該第一晶片與該基板之間,以覆晶方式接合該第一晶片及該基板,而在垂直於該主動表面的方向上,該基板與該主動表面之間的距離係為d;以及

至少一封裝模組,配置在該第一晶片與該基板之間,




並與該第一晶片接合,其中該封裝模組包含至少一晶片,而在垂直於該主動表面的方向上,該封裝模組的整體高度係為hl,其中d ≥ hl。


- 16.如申請專利範圍第15項所述之多晶片封裝結構,其中每一該些接點係由複數個凸塊堆疊而成。
- 17. 如申請專利範圍第15項所述之多晶片封裝結構,其中每一該些接點係為金屬柱的形式。
- 18. 如申請專利範圍第15項所述之多晶片封裝結構, 其中該封裝模組在與該第一晶片接合之前,該封裝模組便 已完成電性測試。
- 19.如申請專利範圍第15項所述之多晶片封裝結構,其中該封裝模組係為一多晶片封裝模組(Multi-chip Module; MCM)。
- 20.如申請專利範圍第15項所述之多晶片封裝結構, 其中該封裝模組係為一系統化封裝(System in a Package; SIP)。
- 21. 如申請專利範圍第15項所述之多晶片封裝結構, 其中該封裝模組之部分區域係延伸到該第一晶片之該主動 表面以外的區域。
- 22.如申請專利範圍第15項所述之多晶片封裝結構, 其中該封裝模組係為一晶片尺寸構裝(Chip Scale Package, CSP)的形式。
- 23. 如申請專利範圍第15項所述之多晶片封裝結構, 其中該些接點垂直於該主動表面的高度係為h3,而h3 ≥




六、	申請專利範圍
h 1	o










第 3 圖



第 4 圖

